PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05343979 A

(43) Date of publication of application: 24.12.93

COPYRIGHT: (C)1993,JPO&Japio

(51) Int. CI

H03K 19/0185 H03K 5/02

(21) Application number: 04152378

(22) Date of filing: 11.06.92

(71) Applicant:

SEIKO EPSON CORP

(72) Inventor:


HASHIMOTO MASAMI

(54) HIGH SPEED LEVEL SHIFT CIRCUIT

(57) Abstract:

PURPOSE: To obtain a level shift circuit with low current consumption together with high response by using a high speed signal selection circuit to select a falling signal with high response because falling of 1st and 2nd outputs of the level shift circuit is fast.

CONSTITUTION: The waveform of a 1st output signal 110 and a 2nd output signal 111 of the level shift circuit 101 has a fast falling response and a slow rising response. A latch circuit 118 stores the preceding state and the signal is shared by a signal M of the circuit 118 and an inverter circuit 117. Furthermore, the preceding state is selected and synthesized by an AND.AND.NOR circuit 112. Thus, the signal at a 1st output terminal 110 and a 2nd output terminal 111 of the circuit 101 has a fast falling signal and a slow rising signal. However, the signal with both fast rising and falling passing through a high speed signal selection circuit 102 is obtained from an output terminal 119. Furthermore, the response to rising and falling is fast regardless of low current consumption.



P43960€ (1

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-343979

(43)公開日 平成5年(1993)12月24日

(51) Int.Cl.⁵ 識別記号 FΙ 庁内整理番号 技術表示箇所 H 0 3 K 19/0185 5/02 L 7402-5J H 0 3 K 19/00 8941 - 5 J101 E

審査請求 未請求 請求項の数1(全 8 頁)

(21)出願番号

特願平4-152378

(22) 出願日

平成4年(1992)6月11日

(71)出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 橋本 正美

長野県諏訪市大和3丁目3番5号セイコー

エプソン株式会社内

(74)代理人 弁理士 鈴木 喜三郎 (外1名)


(54) 【発明の名称】 高速レベルシフト回路

(57)【要約】

【目的】絶縁ゲート電界効果型トランジスタを用い、か つ複数の電源系を持つ集積回路において、異なった電源 系の信号をやりとりするレベルシフト回路において、低 消費電流で応答性の高いレベルシフト回路を提供する。

【構成】立ち下がりは速いが、立ち上がりは遅いという 特徴を持ったレベルシフト回路と、ラッチ回路と選択回 ・ 路とを内部に有する高速信号選択回路を組み合わせた。 この構成より、レベルシフト回路の第1、第2の出力は 共に立ち上がりは遅いが、立ち下がりは速いので、それ ら応答性の速い立ち下がり信号を高速信号選択回路によ って選択して出力する。

【効果】低消費電流でありながら、立ち下がりも、立ち 上がりも応答の速い高速レベルシフト回路が実現する。



【特許請求の範囲】

【請求項1】 a) 第1の極性の第1の電位E1と第1 の極性の第2の電位E2と、第2の極性の基準電位0と を電源として有する半導体集積回路において、

b) 基準電位 0 と電位 E1との間で動作する入力信号端 子と、基準電位0と電位E1との間で動作する前記入力 信号端子の反転信号を作る反転回路と、ソース電極がE 2の電源端子に接続される第1の導電型の第1の絶縁ゲ ート電界効果型トランジスタ(以下MOSFETと略 す)と第1の導電型の第2のMOSFETと、ソース電 10 極が基準電位0の電源端子に接続される第2の導電型の 第3のMOSFETと第2の導電型の第4のMOSFE Tとを少なくとも有し、第1のMOSFETと第3のM OSFETのそれぞれのドレイン電極は互いに接続さ れ、かつ第2のMOSFETのゲート電極に接続され、 かつ該接続点が第2の出力信号端子となっており、第2 のMOSFETと第4のMOSFETのそれぞれのドレ イン電極は互いに接続され、かつ第1のMOSFETの ゲート電極に接続され、かつ該接続点が第1の出力信号 端子となっており、前記0とE1との間で動作する入力 20 信号端子が第3のMOSFETのゲート電極に接続さ れ、前記0とE1との間で動作する反転回路の出力端子 が第4のMOSFETのゲート電極に接続されたことか らなるレベルシフト回路と、

c) 前記レベルシフト回路の第1の出力信号端子と第2 の出力信号端子を入力し、直前の状態を記憶したラッチ 回路と信号を選択する選択回路とを内部に有し、高速の 信号を選択出力する高速信号選択回路から構成されてい ることを特徴とする高速レベルシフト回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は絶縁ゲート電界効果型ト ランジスタ(以下MOSFETと略す)を用い、かつ複 数の電源系を持つ集積回路において、異なった電源系の 信号をやりとりするレベルシフト回路を高速に動作させ る技術に関するものである。

[0002]

【従来の技術】集積回路においては、例えば液晶を用い た表示回路を駆動するときには昇圧回路を用いて高い電 圧を作る場合があり、また低消費電流の回路を得る為に 40 低い電圧の定電圧回路を用いる場合等があって集積回路 内部において異なった電圧で動作している回路が混在し ていることが多々ある。そしてそれらの回路は互いに信 号が往き来していることが一般的であるが、低い電圧系 の回路の信号で高い電圧系の回路を動かす場合にはそれ らを結合する回路が必要となる。そしてこの回路をレベ ルシフト回路と呼ぶ。レベルシフト回路において主な問 題の特性は消費電流と高速応答特性であり、その観点か らレベルシフト回路は次第に改良されてきた。図7~図

てある。つまり順に改良の歴史でもある。図7は西独国 特許公開2154877(DE、A)の回路であり、図 8は日本国特許公開昭57-78227の回路であり、 図9は日本国特許公告昭57-59690の回路であ る。以上の図7~図9の従来のレベルシフト回路を特に 用いない場合の問題を図6で簡単に説明する。

【0003】図6において601、603はP型MOS FETであり、602、604はN型MOSFETであ る。N型MOSFET602、604のソース電極は0 電位である負極に接続されている。P型MOSFET6 01のソース電極は電位E1である第1の正極に接続さ れている。P型MOSFET603のソース電極は電位 E2である第2の正極に接続されている。ここでE1<E 2とする。入力信号 6 0 5 はMOSFET 6 0 1、6 0 2からなる反転回路を駆動して反転入力信号606とな り、MOSFET603、604からなる反転回路のゲ ートに入力する。さて以上の回路で出力端子607は0 ~E2の間の電位をとるが、出力端子607の電位を0 にする場合にはMOSFET604をオン(ON)し て、MOSFET603をオフ(OFF)するので反転 入力信号606の電位は高い方が良いが、反転入力信号 606の電位は0~E1の間にしかとれないので反転入 力信号606の電位をE1とした場合でもMOSFET 603のスレッショルド電圧をVTHとすれば -E1>VTH

の関係が成りたつとMOSFET603はオフレない。 したがって出力端子607の電位は必ずしも0電位には ならないと同時に、MOSFET603、604を通し て電位E2の第2の正極から電位0の負極への貫通電流 30 が流れつづけてしまう。つまり正常な動作が必ずしも保 障できないとともに低消費電流をも特徴とする相補型M OS集積回路の長所を大きく損なってしまう。

【0004】レベルシフト回路は以上の様な問題点を除 く為に登場した回路であって図7の回路がP型MOSF ET及びN型MOSFETを用いたいわゆる相補型回路 のレベルシフト回路としては最も基本的な回路である。

【0005】図7においては70、72、74はP型M OSFETであり、71、73、75はN型MOSFE Tである。N型MOSFET71、73、75のソース 電極は0電位である負極に接続されている。P型MOS FET70のソース電極は電位E1である第1の正極に 接続されている。P型MOSFET72、74のソース 電極は電位E2である第2の正極に接続されている。ま た端子76より信号は入力し、信号77は信号76を反 転した信号である。ここで信号76及び信号77は0~ E1の間の電位で動作する。信号79はレベルシフト回 路としての出力信号であり、信号78は信号79の反転 した関係にある信号である。ここで信号79及び信号7 8は0~E2の間の電位で動作する。さて信号76がL 9は従来のレベルシフト回路の例であり、古い順に並べ 50 ow (以下負と略す) の信号である 0 電位の時、信号 7

7はE1電位、信号79は0電位、信号78はE2電位で あり、MOSFET70、72、75はオンしており、 MOSFET71、73、74はオフしている。ここで 信号76がHigh (以下正と略す)の信号であるE1 電位をとるとMOSFET73はオンして信号78は0 電位に向う、とともに信号77はMOSFET70、7 1からなる反転回路を経由するので0電位となってMO SFET75をオフさせる。MOSFET75はオフレ MOSFEET73はオンするのでMOSFET72は オフの方向へ、MOSFET74はオンの方向へ向う が、それによって信号79はE2電位の方向へ、信号7 8は0電位に向うのでMOSFET72は更にオフの方 向へ、MOSFET74はオンの方向へと加速され、つ いに信号76がE1電位で、信号77は0電位、信号7 9はE2電位、信号78は0電位であって、MOSFE T70、72、75はオフ、MOSFET71、73、 74はオンの状態に落ちつく。

【0006】次に信号76が再び0電位に変るとMOS FET73はオフし、信号77はE1電位となってMO SFET75をオンさせる。MOSFET75はオンす るので信号79は0電位に向かう。MOSFET73は オフし、MOSFET75はオンするのでMOSFET 72はオンの方向へ、MOSFET74はオフの方向へ 向うが、それによって信号79は0電位の方向へ、信号 78はE2電位に向かうのでMOSFET72は更にオ ンの方向へ、MOSFET74はオフの方向へと加速さ れ、ついに信号76が0電位、信号77はE1電位、信 号79は0電位、信号78はE2電位であってMOSF ET70、72、75はオン、MOSFET71、7 3、74はオフの状態に落ちつく。

【0007】以上の回路動作が良好に行なわれるのはソ ース電位が0のN型MOSFET71、73、75が0 ~E1の電位でゲートを制御され、ソース電位がE1電位 のP型MOSFET70が0~E1の電位でゲートを制 御され、ソース電位がE2電位のP型MOSFET7 2、74が0~E2の電位でゲートを制御されるからで ある。殊に図7の回路が図6の回路に比較して正常に動 作する理由はMOSFET72、74のゲート電位が0 ~E2で制御される回路構成になった為である。つまり なゲート電位が供給されるからである。

【0008】図8の回路は図7の回路を若干、改良した ものである。図8においてMOSFET80~85まで* *は図7のMOSFET70~75までの構成と同じで、 かつ順にそれぞれ対応しており、図8の回路が図7の回 路と異なるのは抵抗810がMOSFET82と83の 間に、抵抗811がMOSFET84と85の間にそれ ぞれ付加されたことである。抵抗810及び811を加 えた理由は信号が変わり、状態が遷移する途中で流れる 貫通電流を減少させるのが主な目的である。

【0009】図9の回路は図8の回路を更に改良したも のである。図9においてMOSFET90~95までは 図8のMOSFET80~85までの構成と同じで、か つ順にそれぞれ対応している。図9の回路が図8の回路 と異なるのは図8の回路における抵抗810及び811 を図9の回路においてはP型MOSFET910及び9 11にそれぞれ置き換えたことにある。なおMOSFE T910のゲート電極は入力信号96に接続され、MO SFET911のゲート電極は反転入力信号97に接続 されている。図8の回路における抵抗810、811は 貫通電流を制限はするものの出力信号89やその反転出 カ信号88がE2館位になるときはかえって遅くするこ ともある。図9の回路においては抵抗の代わりにMOS FETであるので貫通電流を制限する場合にはオフに近 い高抵抗となり、電位E2を出力信号99、あるいは反 転出力信号98に流しこむ場合にはオンして低抵抗にな るという様に使い分けられており、貫通電流を制限する とともに応答性が速くなっている。

【0010】以上が従来のレベルシフト回路の例であ り、かつ順に改良の歴史でもあった。

[0011]

【発明が解決しようとする課題】さて、前述した従来の 回路においてはより高速の応答性を得ることと消費電流 の増加を抑えることの両立を図ることが難しいという問 題点がある。例えば図7の従来の回路例で説明すると、 図7においてP型MOSFET72と74のコンダクタ ンス定数βをBP、スレッショルド電圧をVTPとし、ま たN型MOSFET73と75の β を β N、スレッショ ルド電圧をVTNをすれば入力信号76が正となってE1 となり出力信号端子78が負の0電位となる為には、信 号切り替え時においてN型MOSFET73の駆動能力 がP型MOSFET72の駆動能力を上まわる必要があ すべてのMOSFETが完全にオン、オフするのに必要 40 る。したがって簡単化の為P型MOSFET72とN型 MOSFET73が共に飽和領域で動作するとすれば

[0012]

$$\frac{1}{2} \beta_N (E_1 - V_{TN})^2 \gg \frac{1}{2} \beta_P (E_2 - V_{TP})^2$$

【0013】の関係が必要となり

[0014]

【数2】

$$\frac{\beta_P}{\beta_W} \ll \frac{(E_I - V_{TM})^2}{(E_2 - V_{TP})^2}$$

【0015】の関係式が得られる。例えばE1=1.5 V、E2=3V、VTP=VTN=0.5Vの場合では [0016] 【数3】

$$\frac{\beta_p}{\beta_w} \ll \frac{(1.5 - 0.5)^2}{(3.0 - 0.5)^2} = 0.16$$

【0017】が得られる。実際には更に余裕設計を必要 とするのでもっと小さい値となる。この関係は対称性の 為、P型MOSFET74とN型MOSFET75の関 係においても同様であり、寄生静電容量が同一の値であ るのでMOSFETの駆動能力で応答性が決まり、出力 端子79から見た応答性はN型MOSFET75がオン する場合とP型MOSFET74がオンする場合では応 答性において非常に差がでる。つまり立ち下がりは速 く、立ち上がりは非常に遅い。このとき立ち上がりを速 くする為にP型MOSFETの能力を高くすれば同時に N型MOSFETの能力も高くする必要があり、この信 号の切り替る際の短絡電流が膨大になって消費電流が増 大するという課題があった。これは同じく従来の回路で ある図9の場合には条件が少し緩和されるがE1の電圧 でE2のソース電位を持つP型MOSFETをオフする ことは出来ないので本質的には同じ課題を有している。 この様に応答速度を決める要因としては前記の寄生静電 容量やMOSFETの駆動能力等があるがレベルシフト 回路全体としてみた場合の最大の障害はP型側とN型側 のMOSFETの不均衡にある。また前述した課題につ 30 いてはサブミクロンの時代を迎え、100MHz以上の 周波数に対応する必要性と、大規模ゲートにともないレ ベル変換を要する信号の本数が増大し、消費電力による 発熱が大きな問題となる中で従来の回路の中ではもっと も良いと考えられる図9の回路でも対応できない状況と なっている。

【0018】そこで本発明は前述した問題点を解決する もので、その目的とするところは消費電流を増大させる ことなく、より高い応答性のレベルシフト回路を提供す ることにある。

【0019】また同じ応答性ならばより低い消費電流で すむレベルシフト回路を提供することにある。

[0020]

【課題を解決するための手段】本発明の高速レベルシフ ト回路はa) 第1の極性の第1の電位E1と第1の極性 の第2の電位E2と、第2の極性の基準電位0とを電源 として有する半導体集積回路において、b) 基準電位0 と電位E1との間で動作する入力信号端子と、基準電位 0と電位E1との間で動作する前記入力信号端子の反転 信号を作る反転回路と、ソース電極がE2の電源端子に

接続される第1の導電型の第1の絶縁ゲート電界効果型 トランジスタ(以下MOSFETと略す)と第1の導電 型の第2のMOSFETと、ソース電極が基準電位0の 電源端子に接続される第2の導電型の第3のMOSFE Tと第2の導電型の第4のMOSFETとを少なくとも 有し、第1のMOSFETと第3のMOSFETのそれ ぞれのドレイン電極は互いに接続され、かつ第2のMO SFETのゲート電極に接続され、かつ該接続点が第2 の出力信号端子となっており、第2のMOSFETと第 10 4のMOSFETのそれぞれのドレイン電極は互いに接 続され、かつ第1のMOSFETのゲート電極に接続さ れ、かつ該接続点が第1の出力信号端子となっており、 前記0とE1との間で動作する入力信号端子が第3のM OSFETのゲート電極に接続され、前記0とE1との 間で動作する反転回路の出力端子が第4のMOSFET のゲート電極に接続されたことからなるレベルシフト回 路と、c) 前記レベルシフト回路の第1の出力信号端子 と第2の出力信号端子を入力し、直前の状態を記憶した ラッチ回路と信号を選択する選択回路とを内部に有し、 高速の信号を選択出力する高速信号選択回路から構成さ

れていることを特徴とする。

[0021]

【作用】本発明の上記の構成によれば前記レベルシフト 回路の第1の出力信号端子、第2の出力信号端子は共に 出力信号の立ち下がりが速く、立ち上がりが遅いが、互 いに反転関係にある信号であるので、第1、第2の出力 信号端子の応答性の速い立ち下がり信号を前記高速信号 選択回路によって前状態の記憶をもとに選択して出力す ることにより、立ち上がり、立ち下がりのどちらの場合 も高速の応答性を持つ高速レベルシフト回路が実現す

[0022]

【実施例】図1は本発明の第1の実施例を示す回路図で ある。図1において破線101で囲まれた回路がレベル シフト回路であり、破線102で囲まれた回路が高速信 号選択回路である。また一点鎖線103を境にして左側 が正極の電源電位E1 を電源とするE1系の回路であ り、右側が正極の電源電位E2を電源とするE2系の回 路である。但し、E1<E2の関係がある。破線101の 40 中において105、106はP型MOSFET、10 7、108はN型MOSFETである。P型MOSFE T105と106のソース電極は正極の電位E2の電源 端子に接続され、N型MOSFET107と108のソ 一ス電極は負極の電位0の電源端子に接続されている。 P型MOSFET105とN型MOSFET107のそ れぞれのドレイン電極は互いに接続され、かつレベルシ フト回路101としての第2の出力信号端子111とな っている。P型MOSFET106とN型MOSFET 108のそれぞれのドレイン電極は互いに接続され、か 50 つレベルシフト回路101としての第1の出力信号端子

110となっている。P型MOSFET105のゲート 電極は第1の出力信号端子110に接続され、P型MO SFET106のゲート電極は第2の出力信号端子11 1に接続されている。N型MOSFET107のゲート 電極はレベルシフト回路101としての入力信号端子1 09に接続され、N型MOSFET108のゲート電極 は入力信号端子109の反転信号を作る反転回路(以下 インバータ回路と称す) 104の出力が接続される。以 上のレベルシフト回路101の構成は従来回路で説明し た図7の回路と全く同じであり、したがって動作も同じ 10 である。入力信号端子109に入力したクロック波形に 対する動作を図3の(109)、(110)、(11 1) に示してある。図3のタイミングチャートにおいて (110)、(111)はそれぞれ第1出力信号端子1 10、第2出力信号端子111の動作波形であるが、共 に立ち下がりの応答は速く、立ち上がりの波形は鈍って おり、かつ応答は遅い。これは従来回路の課題で説明し たようにN型MOSFET107、108に比較してP 型MOSFET105、106の駆動能力を弱く設計す る必要がある為である。

【0023】破線102の中において、112はアンド アンドノア回路(AND・AND・NOR回路)であ り、113、114、116、117はインパータ回路 であり、115はノア回路 (NOR回路) であり、11 8はラッチ回路(LATCH回路)である。レペルシフ ト回路101の第1出力信号端子110はAND・AN D·NOR回路112の第1ANDの第1ゲートに接続 され、第2出力信号端子111はインパータ回路114 を経てAND・AND・NOR回路112の第2AND の第1ゲートに接続されている。AND・AND・NO 30 R回路112の出力はインバータ回路113のゲートに 接続され、インバータ回路113の出力は高速信号選択 回路102としての出力端子119となっており、かつ ラッチ回路118のデータ入力(D)接続されている。 ラッチ回路118のマスター(M)出力はAND・AN D·NOR回路112の第1ANDの第2ゲートに接続 され、またインバー夕回路117を経てAND・AND ・NOR回路112の第2ANDの第2ゲートに接続さ れている。第1出力信号端子110と第2出力信号端子 111はNOR回路115の第1ゲート、第2ゲートに 40 それぞれ接続され、NOR回路115の出力はインパー 夕回路116を経て、ラッチ回路118のクロックドゲ ート (CL) に接続されている。 なおラッチ回路118 の具体的回路構成例を図2に示す。図2において20 1、203はクロックドゲートインバータであり、20 1はクロック信号 (CL) が正の時、信号を伝え、20 3はクロック信号が負の時、信号を伝える。202はイ ンバータ回路である。クロックドゲートインバータ回路 201のゲート204にデータ(D)信号が入力し、出 カ205はインバータ回路202のゲートに接続され、

インバータ回路202の出力206はクロックドゲートインバータ回路203のゲートに接続され、クロックドゲートインバータ回路203の出力はクロックドゲートインバータ回路201の出力205と接続されている。このときインバータ回路202の出力206がラッチ回路としてのマスター(M)出力信号となっている。このときクロック(CL)信号が正の時、データ(D)信号が入力し、クロック信号が負の時、前状態のデータがインバータ回路202とクロックドゲートインバータ回路203の間で保持される。

【0024】さてこのとき高速信号選択回路102の動 作を次に説明する。前述したようにレベルシフト回路1 01の第1出力信号110と第2出力信号111の波形 は図3の(110)と(111)に示すように立ち下が りの応答は速く、立ち上がりが遅い。クロックの入力信 号波形 (109) に対して素速く応答するには (11 0)、(111)のそれぞれの応答の速い立ち下がりの 信号を利用すれば、E1系のクロック信号に対してE2 系の出力信号を応答性良く変換したことになる。クロッ クの変化の前状態が負の時(111)の信号は素速く応 答しており、正の時は(110)の信号が素速く応答し ているのが図3のタイミングチャートからわかる。した がって前状態を記憶して、それに応じて(110)、 (111) の信号を振りわければ良い。この前状態を記 憶しているのがラッチ回路118であり、振りわけるの がラッチ回路118のMの信号、及びインバータ回路1 17であり、かつ選択合成しているのが、AND・AN D·NOR回路112である。なおNOR回路115及 びインパータ回路116でラッチ回路118のデータの 取り込みのタイミングを調整している。これは出力端子 119の信号が変化した余端にラッチ回路118のMの 信号、及びインバータ回路117の選択振り分け信号を 変えてしまうと誤動作するからである。

【0025】以上により、レベルシフト回路101の第 1出力端子110、及び第2出力端子111の信号はど ちらも立ち下がりが速く、立ち上がりは遅い信号である が、高速信号選択回路102を通ることにより、立ち下 がりも立ち上がりも共に高速で応答した信号が出力端子 119から得られる。以上の様子を示したのが図3のタ イミングチャートである。以上により、レベルシフト回 路101と高速信号選択回路102を組み合わせた本発 明の高速レベルシフト回路はE1系の信号をE2系の信号 に高速にレベル変換できることがわかる。以上、図1の 回路で本発明の一実施例を説明したが、本発明は図1の 回路のみに限らない。例えば図4の回路は図1における レベルシフト回路101の他の例を示すものであり、図 4においてインバータ回路404、MOSFET40 5、406、407、408はそれぞれ図1におけるイ ンバータ回路104、MOSFET105、106、1 07、108に順に対応しており、図4のP型MOSF

ET413、414が新たに付け加えられたものであ る。図4においてP型MOSFET413、414は電 源E2 とP型MOSFET405、406の間にそれぞ れ挿入され、MOSFET413のゲート電極は入力信 号端子409に接続され、MOSFET414ゲート電 極は入力信号端子409の信号を反転するインバータ回 路404の出力に接続されている。以上の図4の回路は 従来の回路例であげた図9の回路とMOSFETの順序 が変更されているのみで本質的に同じ動作をする。

【0026】またレベルシフト回路部としては図4の回 10 路図である。 路のみならず従来回路例としてあげた図8、図9の回路 でも良い。また図1において高速信号選択回路102も 本質的には単なる選択回路であるので、この回路のみな らず同等の回路は多数存在する。例えば図5の様な回路 でも良い。

【0027】また、以上のレベル変換において負極が0 電位で、E1、E2が正極の2電源の場合について説明し たが、正極が0電位、-E1、-E2が負極の2電源の場 合でもP型MOSFET、N型MOSFETを逆の構成 にすれば同様の回路ができる。

[0028]

【発明の効果】以上、述べたように本発明によれば立ち 下がりは速く、立ち上がりは遅い出力信号を持つレベル シフト回路の2本の信号を高速信号選択回路で速い方を 選択して出力するので立ち下がりも立ち上がりも共に高 速の応答性を持つ高速レベルシフト回路が提供できると いう効果がある。

【0029】また、このとき従来の方式のレベルシフト 回路を用いているので低い消費電流を保ったまま応答性 を高く出来るという効果がある。

【0030】また応答性を一定にすれば、より低い消費 電流のレベルシフト回路を提供できるという効果があ る。

【図面の簡単な説明】

本発明の第1の実施例を示す回路図である。 [図1]

【図2】 本発明の図1の回路図で用いられているラッ チ回路の具体的構成例を示す回路図である。

【図3】 本発明の図1の回路の動作を示すタイミング チャート図である。

10 本発明の回路の中で用いられるレベルシフト 【図4】 回路の他の構成例を示す回路図である。

本発明の回路の中で用いられる高速信号選択 【図5】 回路の他の構成例を示す回路図である。

【図6】 レベルシフト回路を用いないで異なった電源 系の信号を伝える場合を示した回路図である。

【図7】 従来のレベルシフト回路の第1の例を示す回 路図である。

【図8】 従来のレベルシフト回路の第2の例を示す回

【図9】 従来のレベルシフト回路の第3の例を示す回 路図である。

【符号の説明】

70, 72, 74, 80, 82, 84, 90, 92, 9 4, 105, 106, 405, 406, 413, 41 4、601、603、910、911···P型MOS FET

71, 73, 75, 81, 83, 85, 91, 93, 9 5, 107, 108, 407, 408, 602, 604 20 · · · N型MOSFET

76, 78, 79, 86, 88, 89, 96, 98, 9 9, 109, 110, 111, 119, 409, 41 0, 411, 510, 511, 519, 605, 607 ・・・端子

101・・・レベルシフト回路

102・・・高速信号選択回路

103・・・E1系とE2系の電源の境界線

104, 113, 114, 116, 117, 202, 4 04、514、517、520・・・インパータ回路

30 112、512・・・アンド・アンド・ノア回路

115・・・ノア回路

118、518・・・ラッチ回路

201、203・・・クロックドゲートインパータ回路

204・・・ラッチ回路のD信号


205・・・ラッチ回路のMの反転信号

206・・・ラッチ回路のM信号


515・・・ナンド回路

810、811・・・抵抗


【図2】




[図3]




[図1]




【図4】




[図5]




[図6]



【図7】



[図8]



【図9】

